负责FPGA原型验证平台的展示，评估，部署工作，微电子/电子/软件工程相关专业学士硕士，熟悉Verilog和System Verilog，熟悉逻辑设计和可综合RTL代码，了解静态时序分析，熟悉Xilinx FPGA和各种常见通用接口如UART/JTAG/I2C/SPI等。Base：上海，北京，深圳，成都，西安，杭州

项目经理联系方式：

刘博士：13572845741 徐老师：18629348620

陈老师：18682981235 刘老师：17391933569

地址：西安高新区锦业路高科one尚城B座17层

邮箱:HR@xingzhonghd.com