使用verilog/systemverilog开发基于Emulator，FPGA prototyping及其他多种验证平台的Memory功能模型，精通verilog/systemverilog设计，熟悉DDR, eMMC, UFS, SD card, Flash, SPI等存储协议的一种或多种。Base：上海，北京，深圳，成都，西安，杭州

项目经理联系方式：

刘博士：13572845741 徐老师：18629348620

陈老师：18682981235 刘老师：17391933569

地址：西安高新区锦业路高科one尚城B座17层

邮箱:HR@xingzhonghd.com